CLIPPEDIMAGE= JP02000031810A

PAT-NO: JP02000031810A

DOCUMENT-IDENTIFIER: JP 2000031810 A

TITLE: DRIVER CIRCUIT

PUBN-DATE: January 28, 2000

INVENTOR-INFORMATION:

NAME

والمراجعة

IDE, SATOSHI

COUNTRY

N/A

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY N/A

APPL-NO: JP10195245

APPL-DATE: July 10, 1998

INT-CL (IPC): H03K019/0175;H03K017/687;H03K019/086;H04L025/02

ABSTRACT:

PROBLEM TO BE SOLVED: To enable the high-speed transmission of a small amplitude signal while eliminating pulse width distortion.

SOLUTION: This circuit is provided with high-potential side paired PMOS transistors P1 and P1, low-potential side paired NMOS transistors NO and N1 and

a control signal generating circuit B1 for generating a positive phase control

signal S, with which one of paired PMOS transistors and one of paired NMOS

transistors are respectively driven, and a negative phase control signal *S,

with which the other of paired PMOS transistors and the other of paired NMOS

transistors are respectively driven, and inputting them to the gates of the

respective transistors, the drain of one of paired PMOS transistors is connected to the drain of one of paired NMOS transistors, a first transmission

line 3 is connected to a drain connecting part, the drain of the other of

paired PMOS transistors is connected to the drain of the other of paired NMOS

transistors, and a second transmission line is connected to a drain connecting

part so that the driver circuit can be constituted.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-31810 (P2000-31810A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.		識別記号	•	ΡI				テマコート*(参考)
H03K	19/0175			H03K	19/00		101F	5 J O 3 2
	17/687				19/086			5 J O 5 5
	19/086			H04L	25/02		S	5 J O 5 6
H04L	25/02						V	5 K O 2 9
				H03K	17/687		E	
			審查請求	大樹水 前次	表項の数12	OL	(全 12 頁)	最終頁に続く

(21)出顧番号 特顧平10-195245

(22)出顧日 平成10年7月10日(1998.7.10)

(71)出題人 000005223

宫土通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 井出 聡

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100084711

弁理士 斉藤 千幹

最終頁に続く


(54) 【発明の名称】 ドライパ回路

(57)【要約】

【課題】 パルス幅歪みをなくし、小振幅信号の高速伝送を可能にする。

【解決手段】 高電位側のPMOSトランジスタ対PO,P1 と、低電位側のNMOSトランジスタ対NO,N1と、PMOSトランジスタ対の一方をそれぞれ駆動する正相制御信号S及びPMOSトランジスタ対の他方をそれぞれ駆動する逆相制御信号*Sを発生して各トランジスタのゲートに入力する制御信号発生回路B1を備え、PMOSトランジスタ対の一方のドレインをNMOSトランジスタ対の一方のドレインをNMOSトランジスタ対の一方のドレインをNMOSトランジスタ対の他方のドレインをNMOSトランジスタ対の他方のドレインをNMOSトランジスタ対の他方のドレインをNMOSトランジスタ対の他方のドレインをNMOSトランジスタ対の他方のドレインをNMOSトランジスタ対の他方のドレインに接続すると共に、該ドレイン接続部に第2の伝送線路を接続してドライバ回を構成する。

本発明の第1の実施例



【特許請求の範囲】

【請求項1】 差動駆動信号を基に、一対の伝送路に流 れる信号電流の方向を切り替えることにより信号伝送す るドライバに於いて、

極性の異なる電界効果トランジスタのドレインを接続し た第1と第2のスイッチング手段を有し、

該第1スイッチング手段の該電界効果トランジスタのベ ースにそれぞれ差動駆動信号の一方を入力し、該電界効 果トランジスタのドレインを前記一対の伝送路の一方に 接続し、

該第2スイッチング手段の該電界効果トランジスタのベ ースにそれぞれ差動駆動信号の他方を入力し、該電界効 果トランジスタのドレインを前記一対の伝送路の他方に 接続したことを特徴とするバライバ回路。

【請求項2】 一対の伝送路に流れる信号電流の向きを 切り替えることにより信号を伝送するドライバ回路にお いて、

高電位側の電流スイッチング素子としての一対のPMOSト ランジスタと、

低電位側の電流スイッチング素子としての一対のNMOSト 20 ランジスタと、

PMDSトランジスタ対の一方とNMDSトランジスタ対の一方 をそれぞれ駆動する正相制御信号及びPMOSトランジスタ 対の他方とNMDSトランジスタ対の他方をそれぞれ駆動す る逆相制御信号を発生して各トランジスタのゲートに入 力する制御信号発生回路を備え、

前記PMOSトランジスタ対の一方のドレインを前記NMOSト ランジスタ対の一方のドレインに接続すると共に、該ド レイン接続部に伝送路対の一方を接続し、

前記PMOSトランジスタ対の他方のドレインを前記NMOSト ランジスタ対の他方のドレインに接続すると共に、該ド レイン接続部に伝送路対の他方を接続してなることを特 徴とするドライバ回路。

【請求項3】 請求項2記載のドライバ回路において、 更に、

前記PMOSトランジスタ対のソースと高電位線間に設けら れた電流源と、

前記NMOSトランジスタ対のソースと低電位線間に設けら れた負荷素子と、を備えることを特徴とするドライバ回 路。

【請求項4】 請求項2記載のドライバ回路において、 更に、

前記PMOSトランジスタ対のソースと高電位線間に設けら れた負荷素子と、前記NMOSトランジスタ対のソースと低 電位線間に設けられた電流源と、を備えることを特徴と するドライバ回路。

【讃求項5】 讃求項2記載のドライバ回路において、 更に、

前記PMOSトランジスタ対のソース端子と高電位線間に設 けられた第1の電流源と、前記NMOSトランジスタ対のソ ースと低電位線間に設けられた第2の電流源、を備える ことを特徴とするドライバ回路。

【請求項6】 請求項5記載のドライバ回路において、 更に

バイアス電圧を与える定電圧源と、前記一方のドレイン 接続部と該定電圧源間及び他方のドレイン接続部と該定 電圧瀕間をそれぞれ接続する一対のバイアス抵抗素子、 を備えることを特徴とするドライバ回路。

【請求項7】 請求項2記載のドライバ回路において、 10 前記制御信号発生回路は、入力信号としてCMOSレベル信 号が入力される2段以上のCMDSロジック回路を接続して 構成され、所定のCMDSロジック回路より正相制御信号を 取り出し、別のCMOSロジック回路より逆相制御信号を取 り出して出力することを特徴とするドライバ回路。

【請求項8】 請求項7記載のドライバ回路において、 正相制御信号を発生するCMOSロジック回路側及び逆相制 御信号を発生するCMDSロジック回路側の少なくとも一方 に遅延回路を挿入し、正相制御信号と逆相信号の位相差 を低減する、ことを特徴とするドライバ回路。

【請求項9】 請求項2記載のドライバ回路において、 前記制御信号発生回路は、入力信号として差動信号が入 力される差動増幅回路を備え、該差動増幅回路より正相 制御信号及び逆相制御信号を出力することを特徴とする ドライバ回路。

【讃求項10】 請求項2記載のドライバ回路におい

前記制御信号発生回路は、入力信号として差動信号が入 力され、前記PMOSトランジスタ対を駆動する第1の差動 信号を出力する第1の差動増幅器と、前記NMOSトランジ スタ対を駆動する第2の差動信号を出力する第2の差動 増幅回路を備え、該第1、第2の差動増幅回路より正相 制御信号及び逆相制御信号を出力することを特徴とする ドライバ回路。

【請求項11】 請求項10記載のドライバ回路におい て、

PMOSトランジスタ対を駆動する第1の差動信号を生成す る第1の差動増幅回路の負荷素子として抵抗を用い、

NMOSトランジスタ対を駆動する第2の差動信号を生成す る第2の差動増幅回路の負荷素子として、抵抗とゲート ・ドレイン間が接続されたNMDSトランジスタを用いるこ とを特徴とするドライバ回路。

【請求項12】 請求項11記載のドライバ回路におい て、

前記制御信号発生回路は、前記負荷素子として用いられ るNMOSトランジスタを常時オンさせるためのバイアス電 流源回路を有することを特徴とするドライバ回路。

【発明の詳細な説明】

[0001]

40

【発明の属する技術分野】本発明は一対の伝送路に流れ 50 る信号電流の向きを切り替えることにより信号を伝送す

るドライバ回路に係わり、特に、小振幅信号の高速伝送 用インタフェースに用いられるドライバ回路に関する。

【従来の技術】近年、高速データ転送の要求を満たすた めに、小振幅差動伝送のLVDS(LowVoltage Differential Signal)インターフェースが注目されている。図12は LVDSインタフェースの構成図であり、ドライバ1とレシ ーバ2の間は、50Ωの往路伝送線路3と復路伝送線路4 により結ばれ、伝送線路3,4はレシーバ入力において 100Ωの抵抗5で終端されている。ドライバ1は、約3mA 10 の電流を駆動し、終端抵抗5において約300mVの電圧を 発生する。往路伝送線路3と復路伝送線路4は電気的特 性が等しい、いわゆる平衡伝送路を形成しており、LVDS ではこの2本の伝送路により1つの信号の伝送を行うこ とが大きな特徴となっている。ドライバ1は入力端子6 からの入力信号に基づいて、往路伝送線路3、復路伝送 線路4の間に電位差を生ずるような差動信号を生成す る。これに対して、レシーバ2は往路伝送線路3、復路 伝送線路4の間に生成された差動信号をCMSレベルに変 換し、これを出力端子7から出力する。

【0003】LVDSの原理は、ドライバ1個で発生した信 号電流 Isを、往路伝送線路3と復路伝送線路4の平衡 伝送線と、レシーバ2個の終端抵抗5で形成されるルー プに流すことにより、終端抵抗5の部分に信号電圧を発 生させて信号を伝送するものである。信号の"1"、

"0"は、信号電流 I sの流れる向きを切り替えること により識別する。かかる構成によれば、往路伝送線路3 および復路伝送線路4を流れる信号電流 I sは、大きさ が同じで、向きが逆であるため、平衡伝送線全体の電流 により生成される磁界が互いにキャンセルされる。この 30 ような特性は、伝送系の電流変動によって生じるノイズ が小さいことを意味しており、隣接ボート間の伝送線同 士の干渉やLSI間の同時スイッチング干渉が小さいた め高速信号の伝送に適している。

【0004】図13はLVDSドライバ回路の従来回路例で ある。N100~N101は高電位側の電流スイッチング素子と しての一対のNMOSトランジスタ、N102~N103は低電位側 の電流スイッチング素子としての一対のNMCSトランジス タである。NMOSトランジスタN100のソースはNMOSトラン ジスタN102のドレインに直列に接続され、NMOSトランジ 40 スタN101のソースはNMOSトランジスタ103のドレインに 直列に接続されている。又、NMOSトランジスタN100、N1 01のドレインは共に電流源I100に接続され、NMOSトラン ジスタN102、N103のソースは共に負荷素子であるNMOSト ランジスタN104に接続されている。

【0005】B100は制御信号発生回路であり、CMDSロジ ック回路(インバータ) X100, X101を備え、**①**高電位側の 一方のNMOSトランジスタN100と低電位側の一方のNMOSト ランジスタN103をそれぞれ駆動する正相制御信号Sを発 01と低電位側の他方のNMDSトランジスタN102をそれぞれ 駆動する逆相制御信号 * Sを発生する。 すなわち、制御 信号発生回路B100は、CMDS入力信号をインバータX100.X 101に入力し、インバータX101より正相制御信号Sを出 カしてNMDSトランジスタN100、N103のゲート端子に入力 し、インバータX100より逆相制御信号*Sを出力してNMO SトランジスタN101,N102のゲート端子に入力する。

【0006】入力信号が1であれば、逆相制御信号*8 はLとなり、正相制御信号はHとなる。このため、NMOSト ランジスタN100,N103がオンし、NMOSトランジスタN101, N102がオフし、電流は点線で示すようにNMOSトランジス タN100から伝送線路3→終端抵抗5→伝送線路4を介し てNMOSトランジスタN103に向かって流れ、LVDS出力信号 は出となる。一方、入力信号が几であれば、逆相制御信号 *SはHとなり、正相制御信号はLとなる。このため、NM OSトランジスタN101、N102がオンし、NMOSトランジスタN 100,N103がオフし、電流は一点鎖線で示すようにNMOSト ランジスタN101から伝送線路4→終端抵抗5→伝送線路 3を介してNMOSトランジスタN102に向かって流れ、LVDS 20 出力信号はLとなる。尚、直流電位は、負荷素子であるN MDSトランジスタN104で発生する電圧によって供給され る。

[0007]

【発明が解決しようとする課題】従来の構成では、正相 制御信号Sと逆相制御信号*S間にインバータ1個分の 位相差が存在する。このため、LVDS出力がHの時にオン するNMOSトランジスタN100,103のスイッチングと、LVDS 出力がLの時にオンするNMDSトランジスタN101,102のス イッチングとで時間差が生じ、LVDS出力信号の立ち上が り/立ち下がりが非対称になり出力波形にパルス幅歪み を生じる問題がある。図14はかかる従来の問題点を説 明するために波形応答の模式図であり、正相制御信号S と逆相制御信号*S間にθの位相差が存在する。このた め、NMOSN100→N103の第1の電流経路がオンするタイミ ングとNMDSN101→N102の第2の電流経路がオフするタイ ミングが一致せず、オフするタイミングが前記位相差*θ* 分遅れる。このため、第1、第2の両方の経路が共にオ ンする期間が発生し、かかる期間ではLVDS出力が不定に なり、LVDS出力のパルス幅が一定にならない。かかるパ ルス幅歪みは入力信号のビットレートが低ければ問題に ならないが、ビットレートが高速になると正しく信号伝 送ができなくなるという問題が顕著化する。

【0008】また、高電位側のNMOSトランジスタ対N100 ~N101は飽和状態で動作するが、低電位側のNMDSトラン ジスタ対N102~N103は常に非飽和領域で動作する。 非飽 和領域では飽和動作時に比べてスイッチング特性が悪 く、それが出力波形の劣化を招くもう1つの原因となっ ている。通常動作では、この程度の波形劣化は問題にな らない場合も多い。しかしながら、ノイズマージンが小 生すると共に、②高電位側の他方のNMOSトランジスタN1 50 さい場合、例えば微少な信号レベルを増幅する光受信回

路の出力等として用いる場合には、出力波形のパルス歪 みを厳しく制御する必要がある。

【0009】以上より本発明の目的は、第1の電流経路を構成するMUSトランジスタ対と第2の電流経路を構成するMUSトランジスタ対のオン/オフ時のスイッチング特性を対称にできるドライバ回路を提供することである。本発明の別の目的は、スイッチングに用いるMUSトランジスタを飽和領域で用いてスイッチング特性を改善できるドライバ回路を提供することである。本発明の目的はパルス幅歪みをなくし、小振幅信号を高速伝送するのに 10 好適なドライバ回路を提供することである。

[0010]

【課題を解決するための手段】上記課題は本発明によれ ば、(1) 極性の異なる電界効果トランジスタのドレイン を接続した第1と第2のスイッチング手段を有し、(2) 該第1スイッチング手段の該電界効果トランジスタのベ ースにそれぞれ差動駆動信号の一方を入力し、該電界効 果トランジスタのドレインを前記一対の伝送路の一方に 接続し、(3) 該第2スイッチング手段の該電界効果トラ ンジスタのベースにそれぞれ差動駆動信号の他方を入力 20 し、該電界効果トランジスタのドレインを前記一対の伝 送路の他方に接続したバライバ回路により達成される。 例えば、前記極性の異なる電界効果トランジスタとして PMOSトランジスタとNMOSトランジスタを用いた場合、上 記課題は本発明によれば、(1) 高電位側の電流スイッチ ング素子としての一対のPMDSトランジスタと、(2) 低電 位側の電流スイッチング素子としての一対のNMDSトラン ジスタと、(3) 前記PMOSトランジスタ対の一方とNMOSト ランジスタ対の一方をそれぞれ駆動する正相制御信号及 びPMOSトランジスタ対の他方とNMOSトランジスタ対の他 30 方をそれぞれ駆動する逆相制御信号を発生する制御信号 発生回路を備え、(4) 前記PMOSトランジスタ対の一方の ドレインを前記NMOSトランジスタ対の一方のドレインに 接続すると共に、該ドレイン接続部に第1の伝送路を接 続し、前記PMOSトランジスタ対の他方のドレインを前記 NMOSトランジスタ対の他方のドレインに接続すると共 に、該ドレイン接続部に第2の伝送路を接続してなるド ライバ回路により達成される。

【0011】かかるドライバ回路によれば、入力信号が Hのとき、逆相制御信号(L)により駆動されるPMOSトラン 40 ジスタと正相制御信号(H)により駆動されるNMOSトラン ジスタが第1伝送線路→第2伝送線路を介して第1の電 流経路を形成し、又、入力信号がLのとき、正相制御信 号(L)により駆動されるPMOSトランジスタと逆相制御信 号(H)により駆動されるPMOSトランジスタが第2伝送線 路→第1伝送線路を介して第2の電流経路を形成する。 すなわち、第1の電流経路は正相制御信号が刊で、か つ、逆相制御信号がLのときに電流を流し、第2の電流 経路は正相制御信号がLのときに電流を流し、第2の電流 経路は正相制御信号がLで、かつ、逆相制御信号が刊のと きに電流を流す。この結果 LVDS出力信号の立上り 立 50 下がりが対称になり、パルス幅歪みを低減することができ、高速伝送に対応できる。

【0012】又、制御信号発生回路を2以上のOIOSロジック回路(インバータ)で構成し、正相制御信号を発生するOIOSロジック回路側及び逆相制御信号を発生するCIOSロジック回路側の少なくとも一方に遅延回路を挿入し、正相制御信号と逆相信号間の位相差を小さく、例えば零とする。このようにすれば、第1の電流経路と第2の電流経路が同時にオフする状態をなくせ、第1の電流経路がオンすれば同時に第2の電流経路をオフでき、又、第2の電流経路がオンすれば同時に第1の電流経路をオフできる。すなわち、第1の電流経路を構成するMOSトランジスタ対と第2の電流経路を構成するMOSトランジスタ対のオン/オフ時のスイッチング特性を対称にでき、LVDS出力波形をより改善できる。

【0013】又、高電位側のPMDSトランジスタ対のソース端子と高電位線間に第1の電流源を接続し、低電位側のNMOSトランジスタ対のソースと低電位線間に第2の電流源を接続、該低電位側のNMOSトランジスタ対の各ドレインと定電圧測間をバイアス抵抗素子で接続する。このようにすれば、低電位側のNMOSトランジスタ対を飽和領域で用いることができ、スイッチング特性を改善でき、LVDS出力のバルス幅歪みを減小できる。又、制御信号発生回路を、アナログ差動信号が入力される差動増幅回路で構成し、該差動増幅回路より正相制御信号及び逆相制御信号を出力する。このようにすれば、アナログ差動信号が入力される場合であっても、LVDS用ドライバ回路を提供できる。

[0014]

【発明の実施の形態】(A)第1実施例

図1は本発明の第1実施例であるドライバ回路の構成図であり、図12と同一部分には同一符号を付している。1はLVDS用のドライバ回路、3はLVDSインタフェースの第1の伝送線路、4は第2の伝送線路、5は終端抵抗、6はCMDS入力端子、8,9は図示しないLVDSレシーバの入力端子である。ドライバ回路1において、PO〜P1は高電位側の電流スイッチング素子としての一対のPMOSトランジスタ、NO〜N1は低電位側の電流スイッチング素子としての一対のNMOSトランジスタである。PMOSトランジスタPOのドレインはNMOSトランジスタP1のドレインはNMOSトランジスタN1のドレインに直列に接続されている。又、PMOSトランジスタPO、P1のソースは共に電流源11に接続され、NMOSトランジスタNO、N1のソースは共に負荷素子であるNMOSトランジスタN3に接続されている。

路→第1伝送線路を介して第2の電流経路を形成する。 すなわち、第1の電流経路は正相制御信号が1で、かつ、逆相制御信号が1のときに電流を流し、第2の電流 経路は正相制御信号が1で、かつ、逆相制御信号が1のと きに電流を流す。この結果、LVIS出力信号の立上り、立 50 Sを発生すると共に、②高電位側の他方のPMOSトランジ

スタPOと低電位側の他方のNMOSトランジスタNOをそれぞ れ駆動する逆相制御信号*Sを発生する。すなわち、制 御信号発生回路B1は、CMOS入力信号をインバータX0,X1 に入力し、インバータX1より正相制御信号Sを出力して PMOSトランジスタP1とNMOSトランジスタN1のゲート端子 に入力し、インバータXOより逆相制御信号*Sを出力し てPMOSトランジスタPOとNMOSトランジスタNOのゲート端 子に入力する。

【0016】入力信号がHであれば、逆相制御信号*S はLとなり、正相制御信号はHとなる。このため、PMOSト ランジスタPOとNMOSトランジスタN1がオンし、PMOSトラ ンジスタP1とNMOSトランジスタNOがオフし、電流は点線 で示す第1の電流経路に沿って流れる。すなわち、電流 はPMOSトランジスタPOから伝送線路3→終端抵抗5→伝 送線路4→NMOSトランジスタN1を介してNMOSトランジス タN3に向かって流れ、LVDS出力信号はHとなる。一方、 入力信号がいであれば、逆相制御信号*SはHとなり、正 相制御信号はLとなる。このため、PMDSトランジスタP1 とNMOSトランジスタNOがオンし、PMOSトランジスタPOと NMOSトランジスタN1がオフし、電流は一点鎖線で示す第 20 2の電流経路に沿って流れる。すなわち、電流はPMOSト ランジスタP1から伝送線路4→終端抵抗5→伝送線路3 →NMOSトランジスタNOを介してNMOSトランジスタN3に向 かって流れ、LVDS出力信号はLとなる。尚、直流電位 は、負荷素子N3で発生する電圧によって供給される。 【0017】かかるドライバ回路によれば、図2に示す ように、第1の電流経路は正相制御信号SがHで、か つ、逆相制御信号 * Sがしのときに電流を流し、第2の 電流経路は正相制御信号がいで、かつ、逆相制御信号が出 のときに電流を流す。この結果、第1実施例のドライバ 30 回路では、高電位側のスイッチング素子をPMOSトランジ スタPO,P1としたことにより、そのスイッチングの論理 が従来のドライバ回路(図13)と反転しLVDS出力のH/ Lの波形はほぼ対称となり、高速伝送に対応できる。す なわち、第1の電流経路と第2の電流経路が同時にオフ することはあっても、同時にオンすることはなく、LVDS 出力は不定にならずパルス幅歪みを低減することができ る。

【0018】(B)第2実施例

図3は本発明の第2実施例であるドライバ回路の構成図 であり、図1の第1実施例と同一部分には同一符号を付 している。第2実施例が第1実施例と異なる点は、制御 信号発生回路B1の構成及び直流レベルを与える低電位側 の負荷素子をNMOSトランジスタの替わりに抵抗R2を用い た点である。第2実施例の制御信号発生回路B1におい て、インバータXO,X1が直列に接続され、初段のインバ ータXOの出力端子に遅延回路DOが接続され、次段のイン バータX1の出力端子に遅延回路D1が接続されている。各 遅延回路DO,D1は正相制御信号Sと逆相制御信号*S間

出力を遅延するものである。第1実施例では、インバー タX1の伝搬遅延分だけ、正相制御信号Sと逆相制御信号 * S間に位相差が生じる。しかし、第2実施例によれ ば、遅延量の異なる遅延回路DO,D1を挿入して正相制御 信号S、逆相制御信号 * Sの位相を調整し、位相差を低 滅している(理想的には零にしている).

【0019】第2実施例によれば、第1の電流経路と第 2の電流経路が同時にオフする状態をなくせ、第1の電 流経路がオンすれば同時に第2の電流経路をオフでき、 又、第2の電流経路がオンすれば同時に第1の電流経路 をオフできる。すなわち、第1の電流経路を構成するMD Sトランジスタ対と第2の電流経路を構成するMOSトラン ジスタ対のオン/オフ時のスイッチング特性を対称にで き、LVDS出力波形をより改善することができる。

【0020】尚、図3の第2実施例では遅延回路を2つ 設けたが、位相の進んでいる逆相制御信号側に遅延回路 DOを設けるだけでもよい。又、遅延回路DO.D1は例え ば、駆動能力の異なるインバータ等で構成される。又、 第1実施例、第2実施例では、高電位側のPMDSトランジ スタ対PO,P1のソースに電流源を接続し、低電位側のNMO Sトランジスタ対NO,N1のソースに負荷素子を接続する構 成としたが、逆の構成で、PMOSトランジスタ対PO,P1の ソースに負荷素子を接続し、NMOSトランジスタ対NO,N1 のソースに電流源を接続する構成とすることもできる。 又、第1実施例、第2実施例では、制御信号発生回路B1 としてCMDSインバータを用いたが、NAND等のロジック回 路を用いて構成することもできる。

【0021】(C)第3実施例

図4は本発明の第3実施例であるドライバ回路の構成図 であり、図1の第1実施例と同一部分には同一符号を付 している。第3実施例が第1実施例と異なる点は、(1) NMOSトランジスタの負荷素子に替えて電流源I2を低電位 側のNMOSトランジスタ対NO,N1のソースに接続している 点、(2) PMOSトランジスタPOのドレインとNMOSトランジ スタNOのドレインとの接続部と定電圧源V1の間にNMOSト ランジスタMで構成されたバイアス抵抗素子が接続され ている点、(3)PMOSトランジスタP1のドレインとNMOSト ランジスタN1のドレインとの接続部と定電圧源V1の間に NMOSトランジスタN5で構成されたバイアス抵抗素子が接 続されている点である。

【0022】NMOSトラジスタNO, N1のソースに電流源I2 を接続し、電流源11と12の電流量をほぼ等しくする。こ のように構成することで、低電位側のスイッチング素子 であるNMOSトランジスタ対NO,N1も飽和領域で動作する ことが可能となり、よりスイッチング特性を向上するこ とが可能になる。ところで、電流源12の場合は、負荷素 子のように直流レベルを与えることができない。そこ で、直流レベルを別途与えることが好ましく、第3実施 例では、電圧源V1とバイアス抵抗として働くNMDSトラン の位相差が零となるように所定時間インバータX0、X1の 50 ジスタN4, N5によって各MOSトランジスタP0〜P1, N0〜N1

のドレインにNMOSトランジスタ対NO,N1が飽和領域で動 作するように直流電位を与えている。尚、バイアス抵抗 N4、N5は抵抗で構成にしてもよく、あるいはPMOSトラン ジスタで構成してもよく、又、NMOSトランジスタとPMOS トランジスタを組み合わせた構成としても良い。

【0023】図5は第3実施例の電圧源V1の回路構成例 であり、X11は参照電圧を発生する参照電圧発生部であ り、例えば、温度変動の影響を受けず、約1.2Vの参照電 圧VRを安定に供給する周知のバンドギャップ参照電圧 源(BGR回路)、X12はバッファとして働く演算増幅回路で 10 あり、出力電圧を参照電圧VRに等しくするためのも の、C11は高周波電流を吸収する容量である。図5の電 圧源回路は参照電圧VRが1.2Vの場合であるが、そうで ないときには演算増幅回路で非反転増幅回路や分圧回路 を挿入して、出力電圧を約1.2Vとしても良い。また参照 電圧VRはBGR回路でなくツェナダイオードなど用いて供 給することもできる。

【0024】図6は第3実施例の電流源I1,I2の構成図 である。X21は参照電圧VBGRを安定に供給するBCR回 路、X22は演算増幅回路、R21は抵抗である。抵抗R21とB 20 GR回路X21と演算増幅回路X22とで負帰還回路を構成し、 NMOSトランジスタN21のソース電圧が参照電圧VBGRと等 しくなるように動作する。従って、抵抗P21に流れる電 流 I は(VBGR/R21)で与えられる。一方、OPMOSトランジ スタP21とPMOSトランジスタP23、②PMOSトランジスタP2 1とPMOSトランジスタP22、3NMOSトランジスタN22とNMO SトランジスタN23は、それぞれカレントミラーを構成す る.

【0025】従って、抵抗R21に定電流 I が流れるとカ レントミラーによりPMOSトランジスタP23に電流Iが流 れ、定電流I1を出力する。又、カレントミラーによりPM OSトランジスタP22にもNMOSトランジスタN22を通じて電 流Iが流れ、別のカレントミラーによりNMOSトランジス タN23に電流Iが流れ、定電流I2を出力する。実際は、I1 と12がほぼ等しい約3mAの電流である。以上のような構 成とすることで、高精度の電流源回路を得ることができ る。なお、演算増幅回路X22に入力する電圧には特に制 約が無く、従って、非反転増幅回路や分圧回路を挿入し て参照電圧を適切な電圧に変換しても良い。また、参照 電圧VBGRはBGR回路でなくツェナダイオード等で供給し 40 MOSトランジスタN1がオンし、第1の電流経路が形成さ ても良い。更に、カレントミラーとしてカスコード接続 カレントミラーを用いることで、精度を向上することも 可能である。

【0026】(D)第4実施例

第1実施例(図1)のLVDSドライバ回路は、PMDSトラン ジスタの差動対PO,P1とNMOSトランジスタの差動対NO,N1 を向かい合わせた構成で、アナログ差動回路との整合が 良い。このため、PMOSトランジスタ対PO,P1とNMOSトラ ンジスタ対NO, N1を差動増幅回路で駆動することが可能

動増幅回路でスイッチング素子を駆動するもので、第3 実施例と同一部分には同一符号を付している。第4実施 例において、第3実施例と異なる点は、制御信号発生回 路をCMDSロジック回路でなく、アナログ差動増幅回路を 用いて構成する点である。

【0027】差動制御信号発生回路比は、入力端子6 a, 6bから入力するアナログ差動信号を入力信号と し、PMDSトランジスタの差動対P1,P0を駆動する信号S 1, S2と、NMOSトランジスタの差動対NO,N1を駆動す る信号S3, S4を発生する。信号S1, S2は直流レ ベルのほぼ等しい差動信号であり、信号S3,S4も直 流レベルのほぼ等しい差動信号である。信号S1,S4 の極性は同じであり、信号S2, S3の極性も同じであ る。又、信号S1, S4の位相と信号S2, S3の位相 はそれぞれほぼ同じであることが望ましい。

【0028】(a)差動制御信号発生回路の第1の構成 図8は差動制御信号発生回路B2の第1の構成例で、信号 S2, S3を共用し、又、信号S1, S4を共用する例 である。図中、I30~I32は定電流源、P30~P31はPMOSト ランジスタの差動対、R30,R31はPMDSトランジスタの差 動対P30~P31のドレイン端子と低電位線間に挿入された 抵抗、P32,P33はソースホロア回路を構成するPMDSトラ ンジスタである。PMDSトランジスタP32,P33のゲートに は抵抗R30,R31の端子電圧が入力され、ソースには電流 源131,132が接続され、ドレインは低電位線に接続さ れ、PMOSトランジスタP32のソースより信号S1,S4 を出力し、PMOSトランジスタP33のソースより信号S 2、S3を出力するようになっている。PMOSトランジス タP32,P33と電流源I31,I32によりソースホロア回路が構 30 成される。

【0029】差動信号入力端子6 aにH、差動信号入力 端子6 bにLの差動信号が入力すると、PMOSトランジス タP30がオン、PMOSトランジスタP31がオフし、NMOSトラ ンジスタN30のゲートにHの信号が、NMDSトランジスタN3 1のゲートにLの信号が入力する。この結果、PMOSトラン ジスタP32がオフし、ハイレベルHの信号S1,S4が出 力し、又、PMOSトランジスタP33がオンしてローレベル の信号S2、S3が出力する。信号S1、S4のH、信 号S2、S3のLにより、図7のPMOSトランジスタPOとN れてLVDS出力はHになる。

【0030】一方、差動信号入力端子6 aにL、差動信 号入力端子6bにHの差動信号が入力すると、PMOSトラ ンジスタP30がオフ、PMDSトランジスタP31がオンし、NM OSトランジスタN3OのゲートにLの信号が、NMOSトランジ スタN31のゲートにHの信号が入力する。この結果、PMDS トランジスタP32がオンし、ローレベルLの信号S1,S 4が出力し、又、PMDSトランジスタP33がオフしてハイ レベルHの信号S2, S3が出力する。信号S1, S4 である。図7は本発明の第4実施例の構成図であり、差 50 のL、信号S2,S3のHにより、図7のPMDSトランジス

タP1とNMOSトランジスタNOがオンし、第2の電流経路が形成されてLVDS出力はLになる。なお、LVDSの出力信号の直流レベルはGNDから規定されるため、差動増幅回路は図8に示すように出力レベルがGNDから決まるPMOSトランジスタP30、P31を用いたほうが好ましい。しかし、差動増幅回路としてPNPトランジスタを用いても同様の効果が得られることは言うまでもない。NMOSトランジスタやNPNトランジスタを用いた場合には、出力レベルが電源から決まるため直流電圧の設計はやや困難であるが、より高速な応答が期待できる。

【0031】(b)差動制御信号発生回路の第2の構成 図8に示す回路では信号S2,S3を共用し、信号S1,S2の直流レベルがPMOSトランジスタの差動対P0,P1を駆動するのに高くなりすぎる。このため、電源電圧を下げることができない問題がある。図9は差動制御信号発生回路の第2の構成例であり、信号S1~S4を別個に発生し、信号S1,S2の直流レベルが信号S3,S4の直流レベルより低くなるようしたものである。すなわち、図9の差動制御信号発生回路は、図8と同一構成の差動 20制御信号発生回路51の前段に別の差動制御信号発生回路52を設けて構成されている。

【0032】差動制御信号発生回路52において、140 は定電流源、P40~P41はPMOSトランジスタの差動対、R4 0~R41は差動対P40~P41のドレイン端子に接続された抵 抗、R42は抵抗R40~R41とグランド線(GND線)間に挿入さ れた抵抗である。第1の差動信号入力端子6aは、差動 制御信号発生回路51,52における各差動対の一方の PMOSトランジスタP31,P41のゲート端子に接続され、第 2の差動信号入力端子6bは、差動制御信号発生回路5 1,52における他方のPMOSトランジスタP30,P40のゲ ート端子に接続されている。又、差動制御信号発生回路 52の差動対を構成するPMOSトランジスタP40,P41のド レインと抵抗R40,R41の接続部より信号S1,S2が出 力し、差動制御信号発生回路51のソースフォロワを構 成するPMOSトランジスタP32のソースより信号S4を出 力し、PMOSトランジスタP33のソースより信号S3を出 力するようになっている。以上より、PMOSトランジスタ の差動対P1,P0 (図7)を駆動する信号S1,S2の直 流バイアスを、負荷抵抗R40~42の電圧降下で与えるこ とができる。このため、PMDSトランジスタ対P0,P1の駆 動信号S1,S2の直流レベルを、NMDSトランジスタ対 NO,N1の駆動信号S3,S4の直流レベルより低くで き、電源電圧を下げることができる。

【0033】(c) 差動制御信号発生回路の第3の構成 を図ることができる。また、信号S1~S4の位相をよ 図10は差動制御信号発生回路の第3の構成例であり、 第2の構成と同様に信号S1~S4を別個に発生し、信 号S1, S2の直流レベルが信号S3, S4の直流レベ 等で構成することもでき、一般的に極性の異なるFETを ルより低くなるようしたものである。図中、I40は定電 用いてドライバ回路を構成することができる。以上、本 流源、P40~P41はPMOSトランジスタの第1の差動対、R4 50 発明を実施例により説明したが、本発明は請求の範囲に

0~R41は第1の差動対P40~P41のドレイン端子に接続された抵抗、R42は抵抗R40~R41とグランド線(GND線)間に挿入された抵抗である。又、I41は定電流源、P42~P43はPMOSトランジスタの第2の差動対、N40、N41は負荷抵抗素子として機能するNMOSトランジスタであり、第2の差動対P42~P43のドレイン端子に接続されている。I42、I43は負荷抵抗素子としてのNMOSトランジスタN40、N41を常時オンさせるための定電流源、R44~R45は負荷抵抗素子N40、N41に直列に接続された抵抗、R46は抵抗R44~R45とグランド線(GND線)間に挿入された抵抗である。

12

10 とグランド線(GND線)間に挿入された抵抗である。 【0034】第1の差動信号入力端子6aは、第1、第 2の差動対の一方のPMOSトランジスタP41,P43のゲート 端子に接続され、第2の差動信号入力端子6 bは、第 1、第2の差動対の他方のPMDSトランジスタP40,P42の ゲート端子に接続されている。又、第1の差動対を構成 するPMDSトランジスタP40,P41のドレインと抵抗R40,R41 の接続部より信号S1, S2が出力し、第2の差動対を 構成するPMOSトランジスタP42、P43のドレインと負荷抵 抗素子N40,N41の接続部より信号S3,S4が出力する ようになっている。PMOSトランジスタの差動対P1,P0 (図7)を駆動する信号S1, S2の直流バイアスは、 負荷抵抗R40~42の電圧降下で与え、また、NMDSトラン ジスタの差動対NO,N1 (図7)を駆動する信号S3,S 4の直流バイアスは、負荷抵抗R44~46と、負荷抵抗素 子(NMOSトランジスタ)N40,N41で与えている。この結 果、PMDSトランジスタ対PO、P1の駆動信号S1、S2の 直流レベルが、NMOSトランジスタ対NO,N1の駆動信号S 3、S4の直流レベルより低くなり、電源電圧を下げる ことができる。又、NMOSトランジスタN40,41のVgsとLVD 30 Sドライバ回路のNMOSトランジスタ対NO,N1のVgsを相殺 することで、良好なバイアスを与えることができる。 【0035】(d)差動制御信号発生回路の第4の構成 図11は差動制御信号発生回路の第4の構成例であり、 図10の第3の構成例における第1、第2の2つの差動 対の一部を共通にしたものである。図中、電流源150は 図10の電流源140,141に対応し、以下同様に、電流源1 51, I52は電流源I42, I43に対応し、第1の差動対P50, P51 は第1の差動対P40,P41に対応し、第2の差動対P52,P53 は第2の差動対P42,P43に対応し、抵抗(R50+R52),(R51+ 40 R53)は抵抗R40,R41に対応し、抵抗R54は各抵抗R42,R46 に対応し、抵抗R52,R53は抵抗R44,R45に対応し、負荷抵 抗素子N50,N51は負荷抵抗素子N40,N41に対応する。図1 1に示すように構成することにより、図10の回路と同 様の特性を確保しつつ、回路規模の縮小と低消費電力化 を図ることができる。また、信号S1~S4の位相をよ り良く一致させることが可能である。以上の実施例で は、MOS FETを用いた場合について説明したが、MIS FET 等で構成することもでき、一般的に極性の異なるFETを 用いてドライバ回路を構成することができる。以上、本

記載した本発明の主旨に従い種々の変形が可能であり、 本発明はこれらを排除するものではない。

[0036]

【発明の効果】以上本発明によれば、第1の電流経路は正相制御信号がHで、かつ、逆相制御信号がLのときに電流を流し、第2の電流経路は正相制御信号がLで、かつ、逆相制御信号がMのときに電流を流すようにしたことにより、LVDS出力信号の立上り/立下がりが対称になり、これによりバルス幅歪みをなくすことができ、高速伝送に対応できる。

【0037】又、本発明によれば、制御信号発生回路を 2以上のCMOSロジック回路(インバータ)で構成し、正相 制御信号を発生するCMOSロジック回路側及び逆相制御信 号を発生するCMOSロジック回路側の少なくとも一方に遅 延回路を挿入し、正相制御信号と逆相信号間の位相差が 零となるようにしたから、第1の電流経路と第2の電流 経路が同時にオフする状態をなくせ、第1の電流経路が オンすれば同時に第2の電流経路をオフでき、又、第2 の電流経路がオンすれば同時に第1の電流経路をオフで き、第1の電流経路を構成するMOSトランジスタ対と第 2の電流経路を構成するMOSトランジスタ対のオン/オフ 時のスイッチング特性を対称にでき、LVDS出力波形をよ り改善することができる。

【0038】又、本発明によれば、高電位側のPMDSトランジスタ対のソース端子と高電位線間に第1の電流源を接続し、低電位側のNMDSトランジスタ対のソースと低電位線間に第2の電流源を接続、該低電位側のNMDSトランジスタ対の各ドレインと定電圧源間をバイアス抵抗素子で接続するようにしたから、低電位側のNMDSトランジスタ対も飽和領域で用いることができるようになり、スイのサング特性を改善でき、LVDS出力のバルス幅歪みを減小できる。又、本発明によれば、制御信号発生回路を、アナログ差動信号が入力される差動増幅回路で構成し、該差動増幅回路より正相制御信号及び逆相制御信号を出

力するようにしたから、アナログ差動信号が入力される 場合であっても、LVDS用ドライバ回路を提供できる。 又、この場合、高電位側のPMDSトランジスタ対PO、P1の 駆動信号の直流レベルを、低電位側のNMDSトランジスタ 対NO、N1の駆動信号の直流レベルより低くできるため、 電源電圧を下げることができる。

14

【図面の簡単な説明】

- 【図1】本発明の第1の実施例である。
- 【図2】本発明の波形応答の模式図である。
- 10 【図3】本発明の第2の実施例である。
 - 【図4】本発明の第3の実施例である。
 - 【図5】電圧源回路の構成図である。
 - 【図6】電流源回路の構成図である。
 - 【図7】本発明の第4の実施例である。
 - 【図8】差動制御信号発生回路の第1の構成例である。
 - 【図9】差動制御信号発生回路の第2の構成例である。
 - 【図10】差動制御信号発生回路の第3の構成例である。

【図11】差動制御信号発生回路の第4の構成例であ 20 る。


- 【図12】LVDSインタフェースの構成例である。
 - 【図13】 従来のドライバ回路である。
 - 【図14】従来の波形応答の模式図である。

【符号の説明】

- 1 · · LVDS用のドライバ回路
- 3・・第1の伝送線路
- 4・・第2の伝送線路
- 5・・終端抵抗
- 6··CMDS入力端子
- 30 8,9 · · VDSレシーバの入力端子
 - PO~P1··高電位側の一対のPMDSトランジスタ
 - NO~N1・・低電位側の一対のNMOSトランジスタ
 - B1··制御信号発生回路
 - XO,X1··CMOSロジック回路(インバータ)


【図5】

電圧源回路の構成例



【図6】

電流源回路の実施例




【図1】

【図2】


本発明の第1の実施例

本発明の波形応答の模式図




【図3】

本発明の第2の実施例




【図7】

本発明の第4の実施例




【図9】




【図8】

差動制御信号発生回路の第1の構成例




【図10】


差動制御信号発生回路の第3の構成例




【図11】 差動制御信号発生回路の第4の構成例



【図13】 従来例のドライバ 目路



【図14】 従来例の波形応答の模式図



フロントページの続き

(51) Int. Cl.⁷

識別記号

FΙ

テーマコート' (参考

HO3K 17/687

Н

Fターム(参考) 5J032 AB01 AB11 AC04 AC05 BA25

5J055 AX02 AX10 AX54 AX64 BX16

CX24 DX22 DX56 DX72 DX83

EXO7 EX21 EY01 EY10 EY21

EZ03 EZ04 EZ07 EZ09 EZ50

FX13 FX17 FX35 GX01 GX04

5J056 AA04 BB02 BB17 BB57 CC01

COO5 DD13 DD28 EE15 FF07

FF08 GG10 KK01

5K029 AA11 AA13 AA18 DD04 LL00

LL08